联系我们

深圳市博琳盛半导体有限公司

 

 

地 址:深圳市福田区华强广场D座15C室
电 话:0755-82927661/0755-83538796

手    机:15889760683

传 真:0755-22643148
邮 件:358685049@qq.com

 

公司新闻

当前位置:首页 > 新闻动态 > 公司新闻

电路设计流程详解

发表时间:2012-11-23

芯片硬件设计包括:

 

1.功能设计阶段。

 

设计人员产品的应用场合,设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格,以做为将来电路设计时的依据。更可进一步规划软件?榧坝布?楦萌绾位,哪些功能该整合于SOC内,哪些功能可以设计在电路板上。

 

2.设计描述和行为级验证供能设计完成后,可以依据功能将SOC 划分为若干功能?,并决定实现这些功能将要使用的IP核。此阶段将接影响了SOC 内部的架构及各?榧浠ザ难逗,及未来产品的可靠性。决定?橹,可以用VHDL 或Verilog 等硬件描述语言实现各?榈纳杓。接着,利用VHDL 或Verilog 的电路仿真器,对设计进行功能验证(functionsimulation,或行为验证 behavioral simulation)。注意,这种功能仿真没有考虑电路实际的延迟,但无法获得精确的结果。

 

3.逻辑综合确定设计描述正确后,可以使用逻辑综合工具(synthesizer)进行综合。综合过程中,需要选择适当的逻辑器件库(logic cell library),作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上,综合工具支持的HDL 语法均是有限的,一些过于抽象的语法只适于作为系统评估时的仿真模型,而不能被综合工具接受逻辑综合得到门级网表。

 

4.门级验证(Gate-Level Netlist Verification)

 

门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求,该工作一般利用门电路级验证工具完成。注意,此阶段仿真需要考虑门电路的延迟。

 

5.布局和布线布局指将设计好的功能?楹侠淼匕才旁谛酒,规划好它们的位置。布线则指完成各?橹浠チ牧。注意,各?橹涞牧咄ǔ1冉铣,因此,产生的延迟会严重影响SOC的性能,尤其在0.25 微米制程以上,这种现象更为显著。

 

Copyright © 2009. All Rights Reserved 深圳市博琳盛半导体有限公司   秒速赛车是真的吗www.acesharp.com版权所有
地址:深圳市福田区华强广场D座15C 
电 话:0755-82927661            传 真:0755-22643148
邮 件:358685049@qq.com   隐私声明 粤ICP备12021071号

www.acesharp.com
友情链接:秒速赛车主页  秒速赛车技巧  秒速赛车官网  秒速赛车是真的吗  秒速赛车  秒速赛车开户  秒速赛车网  秒速赛车  秒速赛车平台  秒速赛车登陆